Vitis DSP 库

Vitis AI 引擎 DSP 库是一个可配置的元件库，可用于通过 Versal® AI 引擎开发应用。这是一个 DSP 应用的开源库。每个库函数的用户入口点都是一个 L2 级图。每个入口点图都将包含一个或多个 L1 级内核，而且可能包含一个或多个图形对象。不建议直接使用 L1 级内核或任何未确定为入口点的其它图形类别。

Vitis AI 引擎 DSP 库包含以下 DSP 元件：

了解所提供的一系列完整 DSP 函数，请参阅 DSP 库函数。

Vitis PL DSP 库可使用 FFT 算法在 AMD Xilinx FPGA 上执行离散傅里叶变换加速。该库有三种类型的实施方案：

• L1 PL 原语
• L2 PL 内核
• L3 软件 API

这些实施方案安排在相应的 L1、L2 及 L3 类硬件子目录下。

Vitis PL DSP 库 — 函数

Vitis PL DSP 库不仅提供一个完全可综合的、基于 PL 的 SSR FFT，而且还提供一个二维 FFT 版本。

• 1 维（行）SSR FFT L1 FPGA 模块
  • 采用脉动阵列架构提供一个完全可综合的 SSR FFT，可处理每个时钟周期的多个输入样本
  • 每个周期内并行处理的样本数量以 SSR 因子来表示。
  • 按照 C++ 模板函数执行，其可合成一个流媒体架构
  • 可通过模板参数进行参数化
• 2 维（矩阵）SSR FFT L1 FPGA 模块
  • 提供一个完全可综合的二维 FFT 作为 L1 原语
  • 通过添加内存适配器转换为 L2 Vitis 环境内核
  • 旨在在电路板上提供一列列与设备 DDR 内存位宽一样的流媒体接口，例如 Alveo™ U200、U250 和 U280 卡

如欲了解文档详情，请参考：1 维（行）SSR FFT L1 FPGA 模块和 2 维（矩阵）SSR FFT L1 FPGA 模块。