PCI Express® (PCIe®) 是一种通用串行互连,适用于通信、数据中心、企业、嵌入式、测量测试、军事以及其它市场的广泛应用。它可作为外设互连、芯片对芯片接口以及许多其它协议标准的桥接器。
AMD 可为 PCI Express 提供各种高性能、低功耗的集成块,在众多器件中作为经过强化的子系统。
此外,AMD 还提供 PCIe DMA 和 PCIe 桥接器软硬 IP 块,其可利用集成的 PCI Express 块、带有 PCI Express 连接器的板卡、连接套件、参考设计、驱动程序和工具,简化实现基于 PCIe 的设计的过程。
选择一个器件系列,以便查看该系列的 AMD PCIe 解决方案组合。
利用 PCI Express® 规范实现方案的系统在数据中心、通信和嵌入式应用中非常普遍。Versal™ 架构中的多个连接选项直接支持用户关注其核心能力的需求,采用基于标准的高级接口。Versal 架构中用于 PCI Express 的集成块提供优异的高性能,与完全软化的 IP 解决方案相比,不仅简单易用,而且效率很高。Versal 架构集成五种 PCI Express 集成块:
MDB5、CPM5、PL PCIE5、CPM4 及 PL PCIE4 与现在可用的 GTYP 及 GTY 收发器相结合,能够以规范定义的数据速率进行接口运行。其范围从单信道 (Gen1x1) 每通道 2.5GT/s 到其额定最大链路配置,有些集成块可达 8 信道 (Gen5x8) 每信道 32GT/s,甚至 16 信道 (Gen4x16 16) 每信道 16GT/s。
下表总结了 Versal 架构中用于 PCI Express 的集成块的主要特征。请参阅 Versal 架构与产品说明书:概览 (DS950),进一步了解基于可订购器件、封装及速度等级组合的可用资源和功能。
PCI Express 的 Versal 架构集成块 |
|||||
---|---|---|---|---|---|
MDB5 |
CPM5 |
PL PCIE5 |
35
CPM4
|
PL PCIE4 |
|
关联 规格 |
PCIe Rev. 5.0 | PCIe Rev. 5.0 | PCIe Rev. 5.0 |
PCIe Rev. 4.0 |
PCIe Rev. 4.0 |
PCIe 最大通道数 链路配置 |
Gen5x4 2 x Gen5x2 Gen5x2 |
2 x Gen5x8 Gen4x16 2 x Gen4x 8 |
Gen5x4 Gen4x8 Gen 3x16 |
Gen4x16 2 x Gen4x8 |
Gen4x8 Gen 3x16 |
PCIe 端口 支持的类型 |
EP, RP | EP, RP, Switch |
EP, RP, Switch |
EP, RP, Switch |
EP, RP, Switch |
Key PCIe 功能 |
SR-IOV 8PF / 64VF |
SR-IOV 16PF / 4KVF |
SR-IOV 8PF / 4KVF |
SR-IOV 4PF / 252VF |
SR-IOV 4PF / 252VF |
集成了 DMA/ 桥接 | 两个桥接,需要选择一个或两个:可选 HDMA | 选择一个或两个:可选 QDMA/ 桥接 | - | 选择其一: 可选 QDMA/ 桥接 可选 XDMA/ 桥接 |
- |
MDB5、CPM5、PL PCIE5、CPM4 和 PL PCIE4 可以用于减少的链路配置,以优化产品设计成本,支持最新封装,降低电路板复杂性并缩减功率预算。此外,更少的链路配置还可支持更低的可编程逻辑资源利用率,这取决于用于扩展这些集成块应用级功能的任何软 IP 解决方案的性质。CPM5、PL PCIE5、CPM4 和 PL PCIE4 可配置为端点 (EP)、根端口 (RP) 和交换机端口类型。参见 PCI Express Versal 自适应 SoC 集成块产品指南第 343 页和 PCI Express Versal 自适应 SoC CPM 模式产品指南第 346 页。MDB5 不仅可配置为端点 (EP) 和根端口 (RP) 端口类型,而且还必须与其集成型 DMA/ 桥接解决方案一起使用。
AMD 可为 Versal 架构中用于 PCI Express 的集成块提供预先验证的高性能 DMA/ 桥接子系统,从而可帮助用户将设计投资集中在其最有价值的领域。所提供的 DMA 和桥接子系统选项包括:
对于大多数用户,所提供的 DMA 和桥接子系统可提供省时的基础架构,提供高性能的全方位数据移动。查看 Versal adaptive SoC DMA and Bridge Subsystem for PCI Express 产品指南 PG344 和 Versal adaptive SoC CPM DMA and Bridge Mode for PCI Express 产品指南 PG347。对于想要连接其自己的 DMA/ 桥接子系统的用户,可保存其驱动程序及应用软件的投资,而对于想要使用终端应用的详细知识来定制或优化功能的用户,选项可用于旁路 CPM5 和 CPM4 的 DMA/ 桥接。为了得到实现完全定制解决方案的终极自由度,AMD 还通过 Vivado Design Suite IP 目录为 PCI Express 提供了一个软 IP 核 PHY,这可帮助设计人员将其自己的 PCI Express 控制器连接至所提供的 GTYP 和 GTY 收发器。
AMD 16 nm UltraScale™ 器件集成当今数据中心、通信和嵌入式应用所需的大量重要 PCI Express® 功能。UltraScale+ 器件使用三种类型的集成块:PCIE4、PCIE4C 和 PCIE4CE。
PCIE4 模块符合 PCI Express 基本规范 v3.1,支持 Gen3x16,还可针对较低链路位宽及速度进行配置。PCIE4 模块不支持 Gen4 运行。
PCIE4C 模块符合 PCI Express 基本规范 v3.1(支持达 8.0 GT/s )(Gen3),与 PCI Express 基本规范 v4.0(支持达16.0 GT/s) (Gen4) 兼容。此外,PCIE4C 块也符合 CCIX 基本规范 v1.0 Version 0.9,支持高达 16.0 GT/s 的速度。PCIE4C 模块在 Gen3 上支持多达 16 个信道,在 Gen4 上支持多达 8 个信道,可针对较低的链路位宽和速度进行配置,节省资源和电源。
PCIE4CE 模块符合 PCI Express 基本规范 v4.0,支持高达 16.0GT/s 的速率 (Gen4)。PCIE4CE 模块在 Gen3 上支持多达 16 个信道,在 Gen4 上支持多达 8 个信道,可针对较低的链路位宽和速度进行配置,节省资源和电源。一部分器件只包含一个版本的集成块,而另一部分器件则提供一系列不同版本的集成块。
UltraScale™ 架构中 PCIe® 的所有集成块都可配置为端点或根端口。根端口可用于构建兼容根联合体的基础,允许通过 PCI Express 协议进行自定义芯片间的通信,并将 ASSP 端点器件(如以太网控制器或光纤通道 HBA 或 NVMe SSD)连接至 FPGA、MPSoC 或 RFSoC。
该 PCI Express 的集成块 IP 在芯片中硬化,支持:
此外,AMD 还提供高性能 DMA 和桥接器解决方案作为软 IP:
为了得到实现完全定制解决方案的终极自由度,AMD 还为 PCI Express 提供了一个软 IP 核 PHY,这可帮助设计人员将其自己的 PCI Express 控制器连接至所提供的收发器。
AMD 20 nm UltraScale™ 器件集成当今数据中心、通信和嵌入式应用所需的大量重要 PCI Express® 功能。
该 PCI Express 的集成块 IP 在芯片中硬化,支持:
此外,AMD 还提供高性能 DMA 和桥接器解决方案作为软 IP:
AMD 28 nm 7 系列器件集成当今数据中心、通信和嵌入式应用所需的大量重要 PCI Express® 功能。
该 PCI Express 的集成块 IP 在芯片中硬化,支持:
此外,AMD 还提供高性能 DMA 和桥接器解决方案作为软 IP: