Vitis Model Composer

在 2022.1 中，Vitis Model Composer 包含许多新特性添加与增强。

如欲了解更多详情，请查看：

• AI 引擎
  • 在对 AI 引擎 DSP 模块执行 Simulink 仿真时，编译时间锐减 50%。
  • 为 DSP 库模块启用了流媒体支持。
  • 在 DSP 库中增加了以下模块：
    • 数据流 FFT 与 IFFT
    • 数据流 DDS 与混合器
    • 动态点 FFT
    • FIR Resampler
    • 基于数据流的 FIR 计数器，面向所有现有窗口 FIR 块（抽取器、滤波器和插值器）
  • PLIO 和 FIFO 块现在是两个独立的模块，AIE 信号规范模块已淘汰。
  • 您现在可以在约束管理器中指定 PLIO 约束和 FIFO 约束。
  • AI 引擎导入块现在可按较大子系统的一部分屏蔽，而且其参数可使用该屏蔽的参数值。
  • 约束管理器变量现在可使用包含 AI 引擎模块的子系统掩码的掩码参数。
• HLS
  • HLS 内核导入块现在支持模板函数。
  • HLS 内核模块简单易用的增强功能。
• HDL
  • Vivado 仿真器流媒体的黑匣子导入现已更新，默认情况下可为仿真及代码生成提供 VHDL2008 支持。
  • 最新网关入口 AXI 流媒体实用程序和最新网关出口 AXI 流媒体实用程序有助于在 AI 引擎和 HDL 域之间实现连接。
  • Vitis Model Composer 不再依赖 Qt 库。这不仅将为模块 GUI 带来始终如一的观感，而且还将提高工具的稳定性并保持功能不变。更新后，模块 GUI 的启动速度比基于 Qt 的模块 GUI 的启动速度更快。
    现在，
    • HDL 模块在默认情况下使用 Simulink 本地 GUI，而不是 Qt GUI。
    • 资源分析仪已更新，现在使用 MATLAB 应用设计工具，而不是基于 Qt 的 GUI。
    • 时序分析仪已更新，现在使用 MATLAB 应用设计工具，而不是基于 Qt 的 GUI。
  • 最新 SSR-FIR 演示展示如何高效实施极高数据速率（超过 1Gsps）的滤波器。
• 通用
  • 针对可扩展性和易用性对 Vitis Model Composer 中心模块进行全面检修。
    • 系统生成器令牌功能现已融入 Vitis Model Composer 中心模块。
    • 2022.2 版将淘汰系统生成器令牌
  • 硬件验证流程现在除了支持裸机外，还支持 Linux。
  • “AIE 至 HDL”和“HDL 至 AIE”模块不再提供 HDL 网关模块。
  • 产品现为无法访问互联网的客户随附示例快照。发布新版示例时，该工具将提示用户从 GitHub 下载示例新版本。
  • 为了便于使用，不属于代码生成部分的实用程序块现在以白色为背景显示。
  • 为了方便使用，增强并重组了库浏览器。
  • RHEL 8.x 支持。
  • MATLAB 支持 - R2021a / R2021b

在 2021.2 中，Vitis Model Composer 包含许多新特性添加与增强。

如欲了解更多详情，请查看：

• AI 引擎
  • 点击按钮，将支持 AI 引擎与 PL (HLS, HDL) 模块的设计运行到 Versal AI 内核硬件中。
  • 并行编译 AIE 模块，显著加速 Simulink 仿真。
  • 增强了 AI 引擎约束编辑器
  • 在 AIE DSP 库中增加了 DDS 和 Mixer 模块
  • 增强了“固定尺寸”及“可变尺寸”模块
  • 支持 int64 和 uint64 数据类型
  • 支持 accfloat 和 caccfloat
  • 增强了 GitHub 示例并在 GitHub 中整合了 HLS 示例
  • 生成的数据流图形代码现在包括 PLIO 规范
  • 增强了从 GitHub 下载并浏览示例的可用性
  • 支持 AIE 源块
  • xmcVitisRead 和 xmcVitisWrite 实用程序用于读写 AIE 仿真器和/或 x86Simulator 的数据文件
  • 系统化 AIE dsplib 模块的 GUI 参数
  • 全新 64x32 伪逆设计示例
  • 支持 64 个 AI 引擎内核及达 16 GSPS 吞吐量的全新双流 SSR 滤波器示例
• HDL
  • 为 FIFO 模块提供非对称读写数据位宽支持
• HLS
  • 支持基于 HLS 的 C 语言代码的仿真与实现，其可利用 AMD FIR、FFT 及 DDS 逻辑核
• 通用
  • 支持 MATLAB — R2020a、R2020b 和 R2021a
  • 新增对 Ubuntu 20.04 的支持

Vitis Model Composer 现在可为 DSP 提供 AMD 系统生成器功能性。一直将 AMD 系统生成器用于 DSP 的用户可继续使用 Vitis Model Composer 进行开发。

• AI 引擎
  • 全面的约束编辑器可帮助用户在 Vitis Model Composer 中为 AI 引擎内核指定所有约束。 生成的 ADF 图将包含这些约束。
  • 将 AI 引擎的 FFT 和 IFFT 模块添加至库浏览器。
  • 用户现在可以使用库浏览器访问大量 AI 引擎 FIR 模块变体。
  • 能够使用 FIR 滤波器的输入端口指定滤波器系数。
  • 新增两个全新的实用程序模块：“RTP 源”和“可变大小”。
  • 增强的 AIE 内核导入块现在也支持导入模板化的 AI 引擎功能。
  • 能够在 Hub 模块中为 AI 引擎设计指定 AMD 平台。
  • 用户可通过 Hub 模块，在运行 AIE 仿真后随时重启 Vitis 分析器。
  • 用户现在可以使用 Simulink 数据检查器绘制周期近似输出，并查看每个输出的估计吞吐量。
  • 增强了仅使用图形报头文件将图形作为模块导入的可用性。
  • 使用取消按钮修改进度条
  • 当 MATLAB 工作目录和模型目录不同时，改进了导入 AI 引擎内核或仿真设计时的可用性。
  • 现在在默认情况下，禁用了 AIE 仿真过程中的剖析。可以从 Model Composer Hub 模块中选择性地启用。
  • 全新 TX Chain 200MHz 示例。
  • 使用 HLS、HDL 和 AI 引擎模块展示设计的全新 2d FFT 示例。
• HDL
  • 针对 SSR FIR（改进超过 10 倍）和 SSR FFT 提高了仿真速度。
  • 针对 RAM 等内存模块和 FIFO 提高了仿真速度
  • 在黑盒导入流程中使用 VHDL 2008 更新了 Questa 仿真器
• 通用
  • Vitis Model Composer 现在可为 DSP 提供 AMD 系统生成器功能性。一直将 AMD 系统生成器用于 DSP 的用户可继续使用 Vitis Model Composer 进行开发。
  • 支持 MATLAB — R2020a、R2020b 和 R2021a

在 2020.2，MATLAB 和 SIMULINK 的附加组件是AMD Model Composer 和 System Generator for DSP 的统一。

3 个可互联的域：

• RTL ( System Generator for DSP)
• HLS (Model Composer)
• 人工智能引擎：这是一个可通过 MATLAB 和 Simulink 附件确定目标的新域

AI 引擎 (Model Composer)

• 导入 AI 引擎内核：C、C++、模板、状态封装类别
• 导入自适应数据流图形：支持模板
• 网关
  • AIE 和 RTL 域
  • AI 引擎和 HLS 内核域
• 接受位置一致性和 FIFO 插入。
• 库包含 AI 引擎 DSP 库模块
• 运行软件仿真和 AI 引擎仿真