Xilinx 运行时环境允许访问所有的硬件描述语言 (HDL),包括 Verilog 和 VHDL,以获得最大的设计灵活性和优化。此外,该设计流程还可简化按照 HDL 设计的现有加速器 IP 针对 ASIC 或 FPGA 的重复使用
Xilinx FPGA 提供用于加速的逻辑元件和 CPU 内核,而 SSD 控制器则提供 NAND 媒体接口与管理。专用的高速点对点链路可将 SSD 控制器连接至 FPGA,以实现超低时延处理。SmartSSD CSD 添加至系统时,内部带宽会随之扩展。
Xilinx 加速专用的 Kintex™ Ulltrascale+ FPGA 与三星高性能企业 SSD 控制器相结合,可在它们之间提供一个快速专用数据路径。
在来自 1 个 SmartSSD CSD 的 Parquet 数据上执行 SQL 查询的速度更快,而且可通过额外的驱动器扩展性能
在视频转码帧速率不变的情况下,减少了 3 个 SmartSSD CSD 的 CPU 利用率
从单台 2U 服务器的 24 个 SmartSSD CSD 读取压缩 LZ4 数据和行速率解压的速率