Xilinx 专家通过一系列教程和白皮书讲解分享了他们对战胜各种 技术领域的系统设计挑战的深刻见解，其中包括高速串行设计、信号与电源完整性以及存储器接口连接等。

2017

资料与简报

面向 56+Gb/s 应用的 Flyover QSFP (FQSFP) 设计(资料) (简报)

面向 PCIe-4.0 的 End-to-End 系统级分析(资料) (简报)

DDR4 接收器对后均衡眼的影响表征 (资料) (简报)

通过 Copper PAM4 vs PAM8 Signaling 进行 112G 串行传输(资料) (简报)

使用双二进制信令的 IBIS-AMI 建模和仿真 (资料) (简报)

异步高速链路系统的 IBIS-AMI 建模 (资料) (简报)

设计演进 LTE 高级 PRO 和 5G 预备要求 (教程)

教程： 面向 56G 串行链路应用的 PAM4 信令 (教程)

面向病理通道的 32G 至 56G 链路分析和优化 (教程)

2016

资料与简报

对数据包串扰以及 28Gbps 收发器抖动裕量影响的调查（资料）

为高速串行解串器系统使用趋势与分布分析的最新 IBIS-AMI 硬件关联方法（资料）（简报）

可进行数据总线转位的最佳 DDR4 系统（资料）（简报）

25G 远距离线缆链路系统均衡优化（资料）（简报）

56G 串行链路应用的 PAM4 信令 — 教程（简报）

2015

资料与简报

UltraScale DDR4 去加重及 CTLE 特性优化可针对 BER 规范提供统计引擎（简报）

通过 6 个 EDA 平台进行 IBIS-AMI 模型仿真（简报）

56G PAM4 链路系统的 BIS-AMI 建模与仿真（简报）

利用采用 20nm 技术的 28Gbps 收发器为 1TB 系统实现协同设计（资料）

高速差分信号对内偏移问题的修复（简报）

UltraScale FPGA DDR4 2400 Mbps 系统级设计优化与验证（简报）

2014

资料与简报

将 COM 与熟悉的 S 参数参数化关联起来，帮助完成 25Gb/s 系统设计（简报）

28Gb/s Tx 测量的平台移动实践教程（压缩文件）

用于同时切换噪声的 Touchstone v2.0 SI/PI S 参数模型（资料）（简报）

片上／系统级 PDN 与抖动影响的分布建模及特性描述（资料）（简报）

用于分析计算非线性应用中的位误码率 (BER) 的方法 （资料）（简报）

模型提取及电路仿真方法为芯片封装电路板系统成功完成 SSO 分析（白皮书）（简报）

基于动态建模的高速串行链路仿真 (资料) (简报)

在高性能 FPGA 设计上验证电移及动态压降的综合全芯片方法
采用 20nm 技术（资料）（简报）

解谜 28 Gb/s 串行解串器通道 — 针对测量的设计（资料）（简报）

快速链接

专题资料