2. IP 核
  3. AXI Memory Mapped to PCI Express (PCIe) Gen2

AXI Memory Mapped to PCI Express (PCIe) Gen2

概述

产品描述

AXI Memory Mapped to PCIe® Gen2 IP 核提供了 AXI4 接口与 Gen 2 PCI Express (PCIe) 芯片硬核之间的接口。  AXI4 PCIe 可提供 AXI4 架构和 PCIe 网络之间完整的桥接功能。  IP 由 PCIe 核、GT 接口和 AXI4 接口构成。  桥电路在 FPGA 架构中实现，PCIe 核和 GT 是 FPGA 中的硬核元素。

AXI4 PCIe 核提供事务处理等级转换功能，可将 AXI4 命令转换为 PCIe TOP 数据包，将 PCIe 请求转换为 AXI4 命令。

主要功能与优势

  • 支持 AXI4 内存访问 PCIe 内存
  • 为 PCIe 器件提供 AXI4 主访问
  • 将 AXI4 事务转换成合适的 PCIe 事务处理层包 (TLP)
  • 跟踪和管理需要完成处理的 PCIe TLP
  • 显示 PCIe 核通过中断检测到的错误条件

资源利用率

技术支持

器件系列:

设计工具:

技术文档

主要资料

Default Default 标题 文件类型 日期