UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

面向 RTL、C/C++、和 OpenCL 的云加速

SDAccel™ 开发环境可将数据中心应用加速性能功耗比提高达 25 倍。

SDAccel 是 SDx™ 系列产品之一,提供一个编译器、一个调试器和一个分析器,  不仅支持标准 OpenCL API,可抽象硬件平台,而且还可优化针对硬件的代码,就像在 FPGA 加速电路板上运行的内核一样。

sdaccel-runtime

SDAccel™ 是 OpenCL™ 应用的完整开发环境,主要面向 Xilinx® FPGA 加速开发板。它可实现在不需要硬件设计经验的情况下对系统内处理器和 FPGA 器件进行同步编程,因为整个应用都可以用 C 语言进行编码。

该应用可捕获为采用 OpenCL 编写的主机程序和一组采用 OpenCL、C、C++ 表达的计算内核。  这些内核仍然可采用 RTL(VHDL 或 Verilog)编写。

Xilinx 现已与专门为大数据和机器学习开发异构加速器云的领先云服务提供商合作,打造新一代应用,充分发挥 C/ C++ / OpenCL FPGA 的计算密度优势。

nimbix-logo
aws-logo
huawei-logo
alibaba-logo

Nimbix 的产品能大幅减少充分利用高性能、高功效 FPGA 所遇到的障碍,从而可加速各行各业的高端计算工作流程。 开发人员现在可在云端运行这些工具,然后在最新 Xilinx 加速硬件上进行测试和部署,既不需要前期投资,也不需要购买设备。

如欲启动云端应用加速平台设计,敬请访问:http://www.nimbix.net/xilinx

Nimbix Cloud 上的 Xilinx 应用加速 

目录 实例 特性/描述 性能优势
入门 Hello “您好世界”示例是一项简单设计,可检测 FPGA 加速板是否安装正确。该示例采用内核编码的 printf 函数内部调用,报告主机向内核提供的值。  
Host_global_bandwidth 主机至全局存储器的宽带测试  
Kernel_global_bandwidth 全局至本地存储器的宽带测试  
Sum_scan 并行前缀和的示例  
Vadd 向量加法的简单示例。  
Vdotprod 向量点积的简单示例。  
Vmul_vadd 本示例展示全局存储器中存储的数据如何在不同二进制存储器中的内核之间共享。  
加速 bfgminer 在 SDAccel 平台上实现的比特币开采应用

80 Megahashes/秒

nearest_neighbor_linear_search 这是一个最近邻线性搜索算法的优化实现方案

256 Measurements/周期 

37.5Gigameasurements/秒

Smithwaterman 这是 smithwaterman 算法的优化实现方案。该应用的主要算法特征是 1。计算 MaxScore 2。脉动阵列实现方案  
安全 aes_decrypt AES-128 ECB 软件加密(随后输入采用 OpenCL 编写的译码)的实现方案,旨在通过 SDAccel 支持的 FPGA 加速卡执行。  
rsa 这是 RSA 解密算法的实现方案

1,024 位密文长度

272,340 字节/秒

sha1 这是一个 SHA1 安全散列算法的优化实现方案,该算法旨在通过 SDAccel 执行  
tiny_encryption 微型加密算法 (TEA) 实现方案示例,这是一个分组密码。  
视觉 Affine 仿射变换是一个线性映射方法,可保存点、线、面。

21.5fps

Convolve 卷积示例是一款高性能设计,可展示卷积图像滤波。该示例一次可处理 8 个像素的图像。

1,000fps

Edge_detection 边缘检测 Sobel 滤波器的实现方案。  
Histogram_codec 这是 12 位立方体均衡器的优化实现方案,该均衡器旨在通过 SDAccel 支持的 FPGA 加速卡执行。

333fps

Huffman_codec 这是哈夫曼编解码算法的实现方案,该算法旨在通过一款 SDAccel 支持的 FPGA 加速卡执行。  
Median_filer 这是用于消除图像噪声的中值滤波器的优化实现方案。

22,222fps

Watermarking 这是水印应用的优化实现方案,可为图像增加水印。

6,134fps

所提供的示例 ArrayFire — 极速园地 (Fast Corner) 演示 ArrayFire 开发的 FAST 特性检测  
Polito — K 最近邻算法 从 Rodinia 基准套件推导出的 k 最近邻算法。该项目旨在通过 SDAccel 在 Xilinx FPGA 上实现 k 最近邻算法。

1.23ms 的实时吞吐量

Polito — Black Sholes Monte Carlo 该项目使用欧洲及亚洲选项均可实现 Black-Scholes 财务模型的 Monte Carlo 仿真。它不仅包含一个可通过 SDAccel 映射至 FPGA 的 OpenCL C++ 内核,而且在性能相当的情况下,单位工作功耗比 GPU 实现方案低得多。

.315 ns

7.69 sims/焦耳

推荐的、支持 SDAccel 的内部平台

电路板名称与说明 支持的器件 软件开发工具和运行时 供应商
VCU1525 加速开发套件 
是想要充分利用 Virtex® UltraScale™ FPGA 高级功能的数据中心应用开发人员的理想选择。该套件可通过包括框架、库、驱动程序和开发工具的 Xilinx SDAccel™ 开发环境实现可使用 OpenCL™、C、C++ 和 RTL 进行编程的简单应用。
Virtex UltraScale+ SDAccel 和 DSA 5.1 Xilinx
KCU1500 加速开发套件 
超大规模应用开发人员的最佳起点。该套件已准备就绪,可通过 SDAccel 支持能够使用 OpenCL、C、C++ 和 RTL 进行编程的简单应用。
Kintex UltraScale SDAceel 和 DSA 5.0 Xilinx

主要文档

SDAccel 快速入门视频教程

播放视频 应用主机的基本概念
OpenCL 的异构计算标准定义了在主机处理器和加速器件之间传输数据的编程模型。这段视频介绍了在器件(如FPGA)上进行数据传输和加速器控制所需的最小 OpenCL API 集合。
播放视频 N 维内核范围
OpenCL 中的一个关键概念就是将应用问题拆分成多维问题空间。被称为 N 维内核范围的每块问题空间可在器件中所提供的加速器上并行执行相同的计算。这段视频介绍了 N 维内核范围概念以及如何用它在并行计算系统上解决计算问题。
播放视频 OpenCL 应用结构
OpenCL 的异构计算标准为所有执行 OpenCL 标准的计算器件定义了基本编程模型。这段视频介绍了 OpenCL 应用的主机代码和内核元件。此外,还介绍了这些元件如何映射至包含 FPGA 加速器协处理卡的系统上。
播放视频 OpenCL 存储器架构
OpenCL 定义了一个存储器架构及抽象模型,其在所有执行该标准的计算器件中都很常见。这就意味着程序员只需了解一个存储器模型,这可简化应用编码工作。这段视频概括介绍了 OpenCL 存储器模型以及其如何在 FPGA 加速器件中实施。

设计服务

设计服务 Alliance 成员 市场
Cluster Technology Limited
Cluster Tech 不仅专门提供高级计算技术解决方案,而且还可利用高性能计算、云计算、商业智能以及金融工程来提高工作效率。
高性能计算、云计算、商业智能以及金融工程
Irish Centre for High-End Computing (ICHEC)
ICHEC 提供各种服务帮助客户在高性能低功耗 Xilinx FPGA 上实现、优化和部署基于 OpenCL 的软件解决方案。 ICHEC 拥有具备不同领域、系统及软件专业技术的活跃工程师团队,始终致力提供金融、能源、生命科学和分析方面的设计服务。
金融、能源、生命科学、分析
Instigate Design
Instigate Design 专门从事电子系统、EDA 特定软件设计及并列编程的系统级设计。设计服务范围从软件设计及质量保证到综合应用工程设计无所不包,特别是音视频编码与通信。
高性能计算
Array Fire
ArrayFire 是高性能计算软件开发与编码服务的行业领导者。
消费类应用、工业科学医疗
的页面